포트폴리오

지원자 안유한
Projects GitHub Reports

About Me

하드웨어 설계와 임베디드 소프트웨어 역량을 쌓고 있는 개발자 안유한입니다.
FPGA 기반의 로직 설계와 Embedded C를 활용한 시스템 제어 프로젝트를 통해 실무 환경에 필요한 엔지니어링 기초를 다지고 있습니다.

이름

안유한

생년월일

01.03.16

위치

서울시 강서구

학력

국립목포대학교
정보통신공학과

지원 분야

FPGA · SoC · Embedded

이메일

youhanahn@gmail.com

Experience & Education

2025.07.01 - 2025.01.26 (950h)

[Harman] 세미콘아카데미-시스템반도체 설계/검증 엔지니어 과정 이수 중

VerilogHDL/SystemVerilog, Cortex-M ARM, ARM AMBA BUS, Embedded C, Python

2024.02

LINC 3.0 사업단 캡스톤디자인 경진대회

AI 사물 인식 기반 실시간 스마트 주차 관제 시스템 <스마트 주차장> 입상

2024.07.01 - 2024.08.09 (240h)

2024년 AI 융합프로젝트 교육사업 (주관기업 ㈜스튜디오질풍)

AI 웹툰 배경 생성 커스터마이징 서비스 시스템 개발 참여

2023.07.17 - 2023.07.19 (15h)

[IDEC] Verilog를 이용한 디지털 시스템 설계의 기초 수료

디지털 시스템 기초 교육 및 간단한 스톱워치 설계

2019.03 - 2026.02 (예정)

국립목포대학교 정보통신공학과 졸업

정보통신공학과 / 학점 3.9/4.5

Skills

Languages

C
Verilog HDL
SystemVerilog
C++
Python

Platforms & Development

Vivado
Vitis
STM32 CubeIDE
FreeRTOS
Linux
MATLAB

Hardware Projects

펜플로터 및 통합 GUI 시스템

2026.01.06 ~ 2026.01.21
STM32 FPGA FreeRTOS Python Embedded C

FPGA,STM32와 Python GUI를 연동하여 이미지/텍스트를 그리는 2축 제어 시스템. FreeRTOS 기반의 리스너 및 UART Queue 구현을 통한 안정적인 데이터 송수신 통합.

7명 (팀 프로젝트)

영상 처리 및 필터 구현

2025.11 ~ 2025.12
SystemVerilog FPGA Python Image Processing

실시간 영상 필터(Convex Lens 등) 및 VGA 컨트롤러 구현 라인 버퍼 설계를 통한 실시간 데이터 처리 최적화 및 타이밍 제어

4명 (팀 프로젝트)

SPI/I2C 통신 및 AXI 인터페이스 구현

2025.11
SystemVerilog FPGA Microblaze AXI

Microblaze SoC 환경에서 SPI, I2C 모듈 설계 및 기능 검증 AXI4-Lite 인터페이스를 통한 IP 통합 및 제어 로직 구현

1명 (개인 프로젝트)

RISC-V Multi-Cycle CPU & AMBA BUS

2025.10
SystemVerilog FPGA RISC-V AMBA APB Vitis C

Multi-Cycle 구조로 Critical Path 개선 및 UART 통신 시스템 제어 C 코드 구현 (GPIO)

1명 (개인 프로젝트)

RISC-V Core 구현 및 검증

2025.09 ~ 2025.10
SystemVerilog FPGA Computer Architecture RISC-V Verification

Single-Cycle 프로세서 구조 설계 및 검증 환경 구축

3명 (팀 프로젝트)

Certifications

2019.04

컴퓨터활용능력 1급

대한상공회의소